Страница: 9/15
Статическая память
В качестве кэш-памяти второго уровня практически всегда применялась (и до сих пор продолжает широко применяться) стандартная асинхронная память SRAM. При внешних тактовых частотах порядка 33 МГц хорошие результаты давала статическая память со временем выборки 15-20 ns. Для эффективной работы на частотах выше 50 МГц такого быстродействия уже недостаточно. Прямое уменьшение времени выборки до нужных величин (12-8 ns) обходится дорого, так как требует зачастую применения дорогой технологии Bi-CMOS вместо CMOS, что неприемлемо для массового рынка. Поэтому предлагаемое решение заключается в применении новых типов памяти с усовершенствованной архитектурой, которые первоначально были разработаны для мощных рабочих станций. Наиболее перспективна синхронная SRAM. В отличие от обычной асинхронной, она может использовать те же тактовые сигналы, что и остальная система, поэтому и называется синхронной. Она снабжена дополнительными регистрами для хранения информации, что освобождает остальные элементы для подготовки к следующему циклу еще до того, как завершился предыдущий. Быстродействие памяти при этом увеличивается примерно на 20%. Эффективную работу на самых высоких частотах может обеспечить особая разновидность синхронной SRAM — с конвейерной организацией (pipelined burst). При ее применении уменьшается число циклов, требующихся для обращения к памяти в групповом режиме. Пример для тактовой частоты 66 МГц (Pentium 100 и Pentium 133) приведен в таблице1. В случае группового режима чтения-записи для первого обращения нужно 3 цикла, для каждого следующего — только 1.
|
Тип цикла |
Асинхронная SRAM |
Конвейерная SRAM |
|
Single Read |
3 |
3 |
|
Single Write |
4 |
3 |
|
Burst Read |
3-2-2-2 |
3-1-1-1 |
|
Burst Write |
4-3-3-3 |
3-1-1-1 |
Динамическая память
Так же, как и для статической памяти, прямое сокращение времени выборки для динамической памяти достаточно трудно технически осуществимо и приводит к резкому росту стоимости. Поэтому ориентация в новых системах идет на микросхемы со временем выборки 60-70 ns. Стандартные микросхемы DRAM имеют страничную организацию памяти — Fast Page Mode (FPM), которая позволяет значительно ускорить доступ к последовательно расположенным (в пределах страницы) данным по сравнению со случаем произвольной выборки. Поскольку обращения к последовательно расположенным данным в реальных задачах встречаются очень часто, применение FPM DRAM заметно повышает производительность. FPM DRAM со временем выборки 60-70 ns обеспечивает необходимые характеристики для тактовых частот 33-40 МГц. При повышении тактовой частоты обеспечить надежное и быстрое считывание данных в страничном режиме уже не удается. Эту проблему в значительной степени решает применение памяти нового типа - EDO DRAM (Extended Data Output DRAM). От обычной памяти со страничной организацией она отличается наличием дополнительных регистров для хранения выходных данных. Увеличивается время, в течение которого данные хранятся на выходе микросхемы, что делает выходную информацию доступной для надежного считывания процессором даже при высоких тактовых частотах (фактически время между обращениями в страничном режиме можно уменьшить до 30 ns по сравнению с 45 ns для FPM).
Радикальный, но не общепризнанный подход к повышению быстродействия динамической памяти заключается во встраивании в микросхемы DRAM собственной кэш-памяти. Это Cached DRAM (CDRAM) и Enhanced DRAM (EDRAM). Память CDRAM выпускается фирмой Mitsubishi и имеет 16 KB кэш-памяти как на 4, так и на 16 Mbit кристалле, обмен между динамической и встроенной кэш-памятью осуществляется словами шириной 128 разрядов.
Реферат опубликован: 2/03/2008