Страница: 7/11
При записи надо задать адрес памяти, размер блока записывае-
мых данных и сами данные. Поэтому команда записи кодируется двумя
микрокомандами: первая генерирует адрес, вторая готовит данные.
Эти микрокоманды планируются независимо и могут выполняться па-
раллельно; они могут переупорядочиваться в буфере записи.
Запись в память никогда не выполняется опережающим образом,
так как нет эффективного способа организации отката в случае не-
верного предсказания. Разные команды записи никогда не переупоря-
дочиваются друг относительно друга. Буфер записи инициирует за-
пись, только когда сформированы и адрес, и данные, и нет ожидаю-
щих выполнения более ранних команд записи.
При изучении вопроса о возможности и целесообразности переу-
порядочения доступа к памяти инженеры "Intel" пришли к следующим
выводам.
Команда записи не должна обгонять идущую впереди команду за-
писи, так как это может лишь незначительно увеличить производи-
тельность.
Можно запретить командам записи обгонять команды чтения из
памяти, так как это приведет лишь к незначительной потере произ-
водительности.
Запрет командам чтения обгонять другие команды чтения или
команды записи может повлечь существенные потери в производитель-
ности.
Поэтому была реализована архитектура подсистемы памяти, поз-
воляющая командам чтения опережать команды записи и другие коман-
ды чтения. Буфер упорядочения памяти служит в качестве распреде-
лительной станции и буфера переупорядочивания. В нем хранятся от-
ложенные команды чтения и записи, и он осуществляет их повторное
диспетчирование, когда блокирующее условие (зависимость по данным
или недоступность ресурсов) исчезает.
- 11 -
2Вывод
Таким образом, реализованная в P6 комбинация таких архитек-
турных методов, как улучшенное предсказание переходов (почти
всегда правильно определяется предстоящая последовательность ко-
манд), анализ потоков данных (определяется оптимальный порядок
выполнения команд) и опережающее выполнение (предвиденная после-
довательность команд выполняется без простоев в оптимальном по-
рядке), позволила удвоить производительность по отношению к Pen-
tium при использовании той же самой технологии производства. Эта
комбинация методов называется динамическим выполнением.
В настоящее время "Intel" ведет разработку новой 0,35 мкм
технологии производства, что даст возможность выпускать процессо-
ры P6 с тактовой частотой ядра свыше 200 МГц.
.
- 12 -
2Р6 как платформа для построения мощных серверов
Среди наиболее значимых тенденций развития компьютеров в
последние годы можно выделить как все возрастающее использование
систем на основе процессоров семейства х86 в качестве серверов
приложений, так и растущую роль "Intel" как поставщика непроцес-
сорных технологий, таких как шины, сетевые технологии, сжатие ви-
деоизображений, флэш-память и средства системного администрирова-
ния.
Выпуск процессора Р6 продолжает проводимую "Intel" политику
переноса возможностей, которыми ранее обладали лишь более дорогие
компьютеры, на массовый рынок. Для внутренних регистров Р6 пре-
дусмотрен контроль по четности, а соединяющая ядро процессора и
кэш второго уровня 64-битовая шина оснащена средствами обнаруже-
ния и исправления ошибок. Встроенные в Р6 новые возможности диаг-
ностики позволяют производителям проектировать более надежные
системы. В Р6 предусмотрена возможность получения через контакты
процессора или с помощью программного обеспечения информации о
более чем 100 переменных процессора или происходящих в нем собы-
тиях, таких как отсутствие данных в кэше, содержимое регистров,
появление самомодифицирующего кода и так далее. Операционная сис-
тема и другие программы могут считывать эту информацию для опре-
деления состояния процессора. В Р6 также реализована улучшенная
поддержка контрольных точек, то есть обеспечивается возможность
отката компьютера в зафиксированное ранее состояние в случае воз-
никновения ошибки.
Р6 поддерживает те же возможности по контролю при помощи
функциональной избыточности (FRC), что и Pentium. Это означает,
что в P6 предусмотрена возможность построения систем с параллель-
ным выполнением одних и тех же операций двумя процессорами с вза-
Реферат опубликован: 5/02/2009