Страница: 2/5
Сигнал DMR вырабатывается внешним активным устройством, требующим передачи ему системной магистрали (режим прямого доступа к памяти). В ответ па него процессор устанавливает сигнал DMGO, предоставляющий системную магистраль внешнему устройству с наивысшим приоритетом из числа запросивших прямой доступ (механизм реализации приоритетов - тот же, что и для прерываний). Это устройство прекращает дальнейшее распространение сигнала DMGO и выставляет сигнал SACK, означающий, что устройство прямого доступа к памяти (ПДП) может производить обмен данными, независимо от процессора используя стандартные циклы обращения к системной магистрали.
Низкий уровень сигнала BSY означает, что микропроцессор начинает обмен по магистрали (т.е. что она занята для других устройств). Переход сигнала из низкого уровня в высокий указывает на окончание обмена.
Сигнал аварии источника питания DCLO вызывает установку микропроцессора в исходное состояние и появление сигнала INIT. Сигнал аварии сетевого питания ACLO вызывает переход микропроцессора на обработку прерывания по сбою питании (высокий уровень свидетельствует о нормальном сетевом напряжении).
Сигнал SEL1 инициализирует обращение к регистру управления системными внешними устройствами, а сигнал SEL2 - к регистру порта ввода-вывода. Направление обмена данными между микропроцессором и регистрами определяется сигналами DIN или DOUT соответственно. Выставление сигнала RPLY от этих регистров не требуется. Длительности сигналов SEL1 и SEL2 совпадают с длительностью сигнала BSY.
Сигнал INIT является ответом микропроцессора на сигнал DCLO и используется, как правило, для установки периферийной части системы в исходное состояние.
Общие характеристики микропроцессора К1801ВМ1
|
Представление чисел |
В дополнительном коде с фиксированной запятой |
|
Виды команд |
Безадресные, одноадресные, двухадресные |
|
Виды адресации |
Регистровая, регистровая косвенная, автоинкрементная, автоинкрементная косвенная, автодекрементная, автодекрементная косвенная, индексная, индексная косвенная |
|
Количество регистров общего значения |
8 |
|
Количество уровней прерывания |
4 |
|
Тип системной магистрали |
Q-bus (МПИ, ОСТ 11.305.903-80) |
|
Адресное пространство, Кб |
64 |
|
Тактовая частота, МГц |
До 5 |
|
Максимальное быстродействие при выполнении регистровых операций, оп./с |
До 500000 |
|
Потребляемая мощность, Вт |
Не более 1 |
|
Напряжение питания, В |
+5 ( ±5% ) |
|
Уровни сигналов, В: «лог.0»(активный уровень) |
Менее 0,5 |
|
«лог.1» |
Более 2,4 |
|
Нагрузочная способность по току, мА |
3,2 |
|
Емкость нагрузки, пФ |
До 100 |
|
Технология изготовления |
N-МОП |
|
Конструкция |
Плананарный металлокерамический корпус с 42 выводами |
Система команд микропроцессора К1801ВМ1
Данный процессор содержит 8 регистров общего назначения (РОН, обозначение в описании команд RN, ãäå N=0 7)один внутренний регистр состояния процессора PSW в котором задействовано 5 битов, каждый из которых имеет свои имена:
Реферат опубликован: 19/04/2007