Методы уменьшения шумов и повышения помехоустойчивости ЭВМ

Страница: 2/12

Если в конвйере имеется N процессоров,программа будет выполняться приблизительно в d*N раз быстрее,чем в однопроцессорной ЭВМ(d-коэффициент,учитывающий,что нет необходимости в выборке и декодировании следующей команды,поскольку каждый процессор осуществляет выборку один раз,а затем многократно повторяет выполнение одной и той же команды).

Наиболее высокопроизводительные из современных "супер-ЭВМ",например,Cray-1 и CDC-255 фирмы Seymour Cray содержат подобные конвейеры из примерно десятка очень мощных и дорогостоящих процессоров для выполнения векторных операций над массивами данных.

Наиболее мощный из построенных к концу 90х г.г. конвейеров-конвейер многопроцессорной системы CytoComputer,специализированный на выполнение операций обработки изображений.Каждый из процессоров машины CytoComputer гораздо проще и меньше,чем в ЭВМ Cray-1,но

их общее число-113.

Используя новые кристаллы СБИС(один процессор в кристалле),проектируемые на будущее системы планируется построить из еще большего числа процессоров,которые могут быть объединены в конвейеры(теоретически произвольной длины).

Матричные структуры из очень большого числа простых процессоров.

В 80е г.г. были построены 3 очень большие двумерные системы.В их число входят:

-распределенный матричный процессор DAP(distributed array processor) размером 64Х64,спроектированный

фирмой ICL.

-сотовый логический процессор изображений

CLIP-4(cellular logic image processor)размером96Х96,

разработанный в лондонском университетском колледже,

-и большой параллельный процессор MPP(massively parallel processor)размером 128Х128,спроектированный фирмами

GoodYear-Aerospace и NASA Goddard.

В этих системах каждый из тысяч процессоров выполняет одну и ту же команду над различными потоками данных.Данные,которые необходимо обработать,и объем которых в идеале соответствует размерам матрицы процессоров,вводятся в систему таким образом,что каждый из процессоров имеет в собственной памяти одно подмножество таких данных,например,

один элемент растра.

Затем каждый из процессоров обрабатывает данные,хранящиеся в собственной памяти,а также данные его ближайших соседей.

рис.3.Матричные структуры ЭВМ.

а) П-П-П-П-П-П-П-П Двумерная матрица из 8Х8 процессоров.

П-П-П-П-П-П-П-П Каждый процессор соединен с 4мя соседними по

П-П-П-П-П-П-П-П горизонтали и вертикали(в других структурах

П-П-П-П-П-П-П-П процессоры могут быть соединены в четверки по

П-П-П-П-П-П-П-П диагоналям или каждый процессор может быть

П-П-П-П-П-П-П-П соединен с 6ю соседними).Каждый процессор

П-П-П-П-П-П-П-П непосредственно связан с общей памятью(на П-П-П-П-П-П-П-П рисунке не показано),а также по изображенным линиям связи с памятью 4х соседних.

б) П-П-П-П-П-П-П-П Матрица из 1Х8 процессоров,каждый из

Ввод->R-R-R-R-R-R-R-R->Вывод которых соединен с собственной

М М М М М М М М памятью М,а также(через регистры R)с вводом и выводом(иначе это можно

рассматривать как вид на приведенную выше структуру 8Х8 с одной стороны,показывающий,что каждый из процессоров(П) одномерной матрицы 1Х8 двумерной структуры размером 8Х8 соединяется с собственной памятью М и вводом-выводом через регистры).

Такие большие матричные системы возможны только благодаря тому,чтокаждый процессор выполнен настолько простым,насколько это возможно,и все они выполняют одну и ту же команду(т.е.необходим только один контроллер).При использовании СБИС-технологий будущего такие параллельные матричные системы будут становиться все более привлекательными из-за простоты и высокой повторяемости их модульной структуры.

Вариации более общих структур сетей.

Из-за ограниченных возможностей матриц,вызванных в основном соображениями стоимости(одноразрядные процессоры,единый контроллер и связи только с соседними процессорами) предпочтительно иметь дело с сетями(процессоров) других видов.Было разработано много типов сетей,включая кольцевые,n-кубические,решетчатые,звездные,"снежинка",

чечевицеобразные,древовидные,х-древовидные,пирамидальные и множество структур,описываемых другими графами.В нашем случае граф-просто отображение набора подсистем, объединенных в единый мультипроцессор;инода узлами графа являются отдельные процессоры или память,а не полные ЭВМ.

Однако таких систем в действительности было построено очень мало и только 2 из них с числом процессоров больше 50:Cm и Genoa machine.Число вариантов построения практически бесконечно,поскольку они включают все мыслимые способы соединения все возрастающего по мере совершенствования и удешевления технологии числа процессорных элементов.

Среди наиболее привлекательных сетей выделяются те, структура которых отражает выполняемый алгоритм.Наиболее интересными примерами таких структур являются древовидные и матрицы изменяемой конфигурации из обычных ЭВМ.

Реферат опубликован: 4/05/2009